下一代芯片枢纽：芯片互连技术创新这篇文章是IMEC（ID:ICVIEWS）编纂的，是一篇关于半导体工业的新闻报道。

晶片模组是一种体积较小、且能够与其它晶片模组结合而形成一套封装或系统的小晶片。因为晶片组件间的紧密互联，因此可提供高速度及高带宽的电子连结。先容了分层工艺及3D整合工艺，目的是使互连线的距离降至小于1μm。

这个系列包括两个方面，一个是关于晶片的元素。这个系列包含了当前联接技术的进展。

脱离广告宣传的模块化晶片技术跟着《麻省理工科技评论》评比出2024年度十大立异突破，这一研究成果迅速成为了整个工业界的焦点。所谓“模块化”，就是将一个具有一定的、具有一定功能的、能够装配为一个整体的、具有一定功能的芯片模块，例如CPU、GPU。这个与乐高建筑相似的方式，让生产商可以在更少的用度下，更好地晋升效能和效能。通过对工艺策略的调整，可以使集成电路的模块化达到最优。在IO、总线等器件中，为了获得更好的机能，设计了一种新型的、不乱的、不乱的、不乱的工艺节点。记忆体晶片模组应用新型记忆体科技，以满意各种半导体需求。另外，因为失效的芯片组件可以更轻易和频繁地进行进级，因此可以加速产品的研发进程。因为其尺寸较小，设计较简朴，通过预先粘结试验即可与着名的优质晶片配合，因此晶片组件的成品率也较高。

大规模微控制器的拆分摩尔法则已经驱动了数十年的半导体产业，而模组化晶片的设计则正好迎合了摩尔法则的减缓。为保证IC数量两年增加一倍，晶片生产商尽最大努力将其尺寸减至最小，并将更多组件整合到晶片中，构成大型SoC（SoC）。这款电话证实了单片设计的巨大成就，这种集成了数学功能，显示，无线通讯，声音等功能，只有100平方mm。但是，更小的尺寸还会导致更高的效能晋升代价。于是，将大型复杂的系统集成芯片拆分成较小的模组，再把他们组装到某一详细的应用程序中去。

模组式晶片科技是一种弹性的电子结构，它的模组除了具备一些基础的功能外，还可以扩充到一些详细的元件，其中包含自动驾驶、感应融合以及其它的一些电子特性。因为晶片模组可以在车辆的全寿命期进行替代或更新，因此模组化的方式大大减少了产品进入市场的速度。另外，轿车，特别是某些型号和型号的轿车销售，一般都要比移动电话销售少。所以，针对每一种汽车（零件）单独研制一块芯片会带来较高的研发用度。此外，模组化的晶片还能让厂商有更多的弹性，让他们可以将经由验证的安全性与可靠性应用于其它型号的晶片。

在高速发展的晶片模组需求下，此模组化架构有望在影像装置、显示装置、记忆装置及量子电脑等方面有广泛的用途。

与把全部的功能都整合在一个单一的芯片上比拟，图1的模块化芯片体系包含了各个厂商以及各个工艺结点的各个单独的芯片。

把这些部件连在一起。

集成电路的模块化是否符合摩尔法则，关键在于其内部各模块之间的高度紧凑性，保证其与单个系统集成系统的高速、高带宽的电子互连。

三维系统的发展趋势是：二维（2.5D）的组件在统一衬底上并行（即中层），而3D系统（3D-SoC）是纵向叠层。

2.5维核心层工艺在2.5维的整合中，晶片组件是由一个共同的衬底，例如硅，有机高分子，玻璃或层压材料。尽管中间层材料因其优异的尺寸和优异的热电性能而成为一项非常重要的研究课题，但是它的制备工艺相对昂贵，结构更加复杂。所以，对有机基底材料的研究与优化一直是一个热门。

在集成电路设计中，最早的一种方法就是通过中间层的硅片来完成各组件的互连。这种方法是把两个单独的晶片组件放在一个共用的中层（间距小于50微米）上，然后用微米标准的导线把它们连在一起。利用BOL铜基/氧化槽等常规技术，可获得超高效率的微-亚微米互联结构。

Imec所提出的一个备选方案就是采用硅作为/"桥/"，也就是一个很小的硅中间层，只将芯片组件固定在其边缘上。

Imec公司现在正对该工艺进行改进，使其具有和硅片相似的连接密度，同时改善其与硅片的兼容性能。从互连线的间隔看，中间层距仍旧处于亚微米级的水平；Imec公司目前正致力于实现2μm的RDL距离，并打算在将来把RDL间距减小到亚μm。

图2所示的是利用一层硅层将所述的晶片组件进行整合。Imec同时也在寻找其他的选择，好比硅桥或者是有机RDL。

Imec公司在开发新工艺的同时，也在不断开发新的功能，使得其具有更高的应用远景。好比，在器件内部添加附加的去耦合电容，使其不会受到噪音以及供电不正常等因素的干扰。

基于亚微米量级的混合焊接技术在一些特定的场合，例如高性能计算，对机能、体积和集成度提出了更高的要求，这就要求使用全3D的方式。与侧边互联工艺比拟，芯片组件可以通过叠层方式构成3DSoC（3D-SoC）。与添加附加组件不同，该方案把晶片组件当作相同的芯片来进行设计。在3D系统集成系统中，要想达到亚微米级以上的高集成度，需要进行一系列的集成封装。采用这种方法，将两个硅片组件以较小的热膨胀系数结合起来。在此过程中，介质层起到平整和激活作用的作用，保证了各芯片组件的电学绝缘性。Imec采用硅碳纤维（SiCN）做为连接介质层，实现了连接距离至700纳米的目标。Imec公司的发展蓝图中还提到400纳米和200纳米的距离。

图3/"/"/"片对片/"键合/"/"是亚微米级高密度互联的核心方法，适合3D片上（3D-SoC）的集成。Imec公司提出了一种以硅碳为绝缘层的新工艺，它可以将连接线的长度降低到400纳米。

小突出与复合粘合的对比研究在2.5D工艺中，通过中间层微焊点实现电子与机械的相互连接。当两个小突起间距越小，则连接速度越快，稳定性越好。在产业上，微凸点间距一般为50至30μm。Imec公司目前正致力于把这种差距减小到10μm乃至5μm。

与2.5D所采用的三维叠层结构比拟，采用混合键合技术可以获得更短的间距。所以，这种复合焊接的方法能被广泛应用吗？的确，使用晶片对晶片的方式（以硅片为基础），晶片模组可以连结在数个微米量级的硅层上。但现有的晶片-晶片接合工艺已能达到100nm以上，但现有晶片至晶片的最优装配精度已达250奈米。通过对焊接装备及有关过程的改善，预期可使以上指标下降50%左右。但是，复合连接过程中存在着对齐、表面激活等附加工序，从而增加了生产成本。

芯片对芯片键合，芯片对芯片键合，以及微突出是在本钱，间隔，兼容性以及互操作方面进行权衡的结果。2.5D晶片模组一般都是从各厂商采购，而且已经进行了许多次的检修与加工。由于它不需要进行任何的表面加工，所以它是一种理想的选择。因为有机高分子受热膨胀而不能完全平整，因此，目前仍以微凸点作为有机RDL的选择。

结语因为工艺发展日趋复杂，其设计与制造费用也随之增加，为高级工艺节点研发专门的SoC芯片已是难上加难--只要想想汽车产业中各式各样的机型与车型便可知晓。已有研究表明，将其功能性与工艺环节分开，使其成为一种相对于传统制程的大规模集成电路而言，具有更高的性价比与效能。

尽管采用模块化的方式能够解决多个芯片的复杂度与高本钱问题，但同时也面临着一些特殊的技术难题。大小只是其中一个困难。目前，半导体封装技术的发展趋势主要集中在小型化和多功能化两个方面。在叠层式集成电路中，采用后向网格等新结构可以有效地解决散热与能量转移的困难。此外，为了保证多个芯片组件的相互兼容，以及相互间的通信，也有必要进行更多的标准化工作。

图4：Imec公司的3-D互联技术概述了各种小规模的集成电路互联方式，并对它们所期望的连接密度与间距进行了分析。

*声明：这篇文章是原创的。本文是作者本人的意见，我们只是为了交流和探讨，并不表示认同或者认同。

#图文新星计划#

未经允许不得转载：头条资讯网_今日热点_娱乐才是你关心的时事 » 下一代芯片关键：芯片互连技术创新